我們都知道理做線性直流電源PCB板就是把規(guī)劃好的原理圖變成一塊實實在在的線性直流電源PCB電路板,請別小看這一過程,有許多原理上行得通的東西在工程中卻難以完結(jié),或是他人能完結(jié)的東西另一些人卻完結(jié)不了,因此說做一塊線性直流電源PCB板不難,但要做好一塊線性直流電源PCB板卻不是一件簡單的作業(yè)。
微電子范疇的兩大難點在于高頻信號和弱小信號的處理,在這方面線性直流電源PCB制造水平就顯得特別重要,相同的原理規(guī)劃,相同的元器材,不同的人制造出來的線性直流電源PCB就具有不同的成果,那么如何才干做出一塊好的線性直流電源PCB板呢?依據(jù)我們以往的經(jīng)歷,想就以下幾方面談?wù)勛约旱挠^點：
一、要清晰規(guī)劃方針
接遭到一個規(guī)劃使命,首先要清晰其規(guī)劃方針,是一般的線性直流電源PCB板、高頻線性直流電源PCB板、小信號處理線性直流電源PCB板仍是既有高頻率又有小信號處理的線性直流電源PCB板，如果是一般的線性直流電源PCB板,只需做到布局布線合理規(guī)整,機械尺度準確無誤即可,如有中負載線和長線,就要選用必定的手法進行處理,減輕負載,長線要加強驅(qū)動,重點是避免長線反射。 當板上有超越40MHz的信號線時，就要對這些信號線進行特別的考慮，比方線間串擾等問題。如果頻率更高一些，對布線的長度就有更嚴厲的約束，依據(jù)散布參數(shù)的網(wǎng)絡(luò)理論，高速電路與其連線間的相互效果是決議性要素，在體系規(guī)劃時不能疏忽。跟著門傳輸速度的提高，在信號線上的對立將會相應(yīng)添加，相鄰信號線間的串擾將成正比地添加，一般高速電路的功耗和熱耗散也都很大，在做高速線性直流電源PCB時應(yīng)引起滿意的注重。
當板上有毫伏級乃至微伏級的弱小信號時，對這些信號線就需求特別的照顧，小信號因為太弱小，非常簡單遭到其它強信號的攪擾，屏蔽辦法常常是必要的，否則將大大下降信噪比。以致于有用信號被噪聲吞沒，不能有效地提取出來。
對板子的調(diào)測也要在規(guī)劃階段加以考慮，測驗點的物理方位，測驗點的阻隔等要素不行疏忽，因為有些小信號和高頻信號是不能直接把探頭加上去進行丈量的。
此外還要考慮其他一些相關(guān)要素，如板子層數(shù)，選用元器材的封裝外形，板子的機械強度等。在做線性直流電源PCB板子前，要做出對該規(guī)劃的規(guī)劃方針心中有數(shù)。
二、了解所用元器材的功能對布局布線的要求
我們知道，有些特別元器材在布局布線時有特別的要求，比方LOTI和APH所用的模仿信號擴大器，模仿信號擴大器對電源要求要平穩(wěn)、紋波小。模仿小信號部分要盡量遠離功率器材。在OTI板上，小信號擴大部分還專門加有屏蔽罩，把雜散的電磁攪擾給屏蔽掉。NTOI板上用的GLINK芯片選用的是ECL工藝，功耗大發(fā)熱兇猛，對散熱問題有必要在布局時就有必要進行特別考慮，若選用天然散熱，就要把GLINK芯片放在空氣流通比較順暢的當?shù)?，并且散出來的熱量還不能對其它芯片構(gòu)成大的影響。如果板子上裝有喇叭或其他大功率的器材，有可能對電源形成嚴峻的污染這一點也應(yīng)引起滿意的注重.
三. 元器材布局的考慮
元器材的布局首先要考慮的一個要素就是電功能，把連線關(guān)系密切的元器材盡量放在一同，特別對一些高速線，布局時就要使它盡可能地短，功率信號和小信號器材要分隔。在滿意電路功能的前提下，還要考慮元器材擺放規(guī)整、漂亮，便于測驗，板子的機械尺度，插座的方位等也需仔細考慮。
高速體系中的接地和互連線上的傳輸推遲時刻也是在體系規(guī)劃時首先要考慮的要素。信號線上的傳輸時刻對總的體系速度影響很大，特別是對高速的ECL電路，雖然集成電路塊本身速度很高，但因為在底板上用一般的互連線（每30cm線長約有2ns的推遲量）帶來推遲時刻的添加，可使體系速度大為下降.象移位寄存器，同步計數(shù)器這種同步作業(yè)部件最好放在同一塊插件板上，因為到不同插件板上的時鐘信號的傳輸推遲時刻不相等，可能使移位寄存器產(chǎn)主錯誤，若不能放在一塊板上，則在同步是要害的當?shù)?，從公共時鐘源連到各插件板的時鐘線的長度有必要相等。
四、對線性直流電源布線的考慮
跟著OTNI和星形光纖網(wǎng)的規(guī)劃完結(jié)，今后會有更多的100MHz以上的具有高速信號線的板子需求規(guī)劃，這兒將介紹高速線的一些根本概念。
傳輸線
印制電路板上的任何一條“長”的信號通路都能夠視為一種傳輸線。如果該線的傳輸推遲時刻比信號上升時刻短得多，那么信號上升期間所產(chǎn)主的反射都將被吞沒。不再呈現(xiàn)過沖、反沖和振鈴，對現(xiàn)時大多數(shù)的MOS電路來說，因為上升時刻對線傳輸推遲時刻之比大得多，所以走線可長以米計而無信號失真。而關(guān)于速度較快的邏輯電路，特別是超高速ECL。
集成電路來說，因為邊際速度的增快，若無其它辦法，走線的長度有必要大大縮短，以堅持信號的完好性。
有兩種辦法能使高速電路在相對長的線上作業(yè)而無嚴峻的波形失真，TTL對快速下降邊際選用肖特基二極管箝位辦法，使過沖量被箝制在比地電位低一個二極管壓降的電平上，這就削減了后邊的反沖起伏，較慢的上升邊際答應(yīng)有過沖，但它被在電平“H”狀況下電路的相對高的輸出阻抗（50～80Ω）所衰減。此外，因為電平“H”狀況的抗擾度較大，使反沖問題并不非常杰出，對HCT系列的器材，若選用肖特基二極管箝位和串聯(lián)電阻端接辦法相結(jié)合，其改進的效果將會愈加顯著。
當沿信號線有扇出時，在較高的位速率和較快的邊際速率下，上述介紹的TTL整形辦法顯得有些缺乏。因為線中存在著反射波，它們在高位速率下將趨于組成，然后引起信號嚴峻失真和抗攪擾才能下降。因此，為了處理反射問題，在ECL體系中一般運用別的一種辦法：線阻抗匹配法。用這種辦法能使反射遭到操控，信號的完好性得到確保。
嚴厲他說，關(guān)于有較慢邊際速度的慣例TTL和CMOS器材來說，傳輸線并不是非常需求的.對有較快邊際速度的高速ECL器材，傳輸線也不總是需求的。可是當運用傳輸線時，它們具有能猜測連線時延和經(jīng)過阻抗匹配來操控反射和振動的長處。
1． 決議是否選用傳輸線的根本要素有以下五個，它們是： （1）體系信號的沿速率， （2）連線距離 （3）容性負載(扇出的多少)， （4）電阻性負載（線的端接辦法）； （5）答應(yīng)的反沖和過沖百分比（溝通抗擾度的下降程度）。
2．線性直流電源傳輸線的幾種類型
(1) 同軸電纜和雙絞線：它們常常用在體系與體系之間的連接。同軸電纜的特性阻抗一般有50Ω和75Ω，雙絞線一般為110Ω。
（2）印制板上的微帶線：微帶線是一根帶狀導(信號線)．與地平面之間用一種電介質(zhì)阻隔開。如果線的厚度、寬度以及與地平面之間的距離是可操控的，則它的特性阻抗也是能夠操控的。微帶線的特性阻抗Z0為：
(3)印制板中的帶狀線：帶狀線是一條置于兩層導電平面之間的電介質(zhì)中間的銅帶線。如果線的厚度和寬度、介質(zhì)的介電常數(shù)以及兩層導電平面間的距離是可控的，那么線的特性阻抗也是可控的，帶狀線的特性阻抗為:
3．端接傳輸線
在一條線的接納端用一個與線特性阻抗相等的電阻端接，則稱該傳輸線為并聯(lián)端接線。它首要是為了取得最好的電功能，包括驅(qū)動散布負載而選用的。
有時為了節(jié)約電源耗費，對端接的電阻上再串接一個104電容形成溝通端接電路，它能有效地下降直流損耗。
在驅(qū)動器和傳輸線之間串接一個電阻，而線的終端不再接端接電阻，這種端接辦法稱之為串聯(lián)端接。較長線上的過沖和振鈴可用串聯(lián)阻尼或串聯(lián)端接技能來操控.串聯(lián)阻尼是利用一個與驅(qū)動門輸出端串聯(lián)的小電阻（一般為10～75Ω）來完結(jié)的.這種阻尼辦法適宜與特性阻抗來受操控的線相聯(lián)用(如底板布線，無地平面的電路板和大多數(shù)繞接線等。
串聯(lián)端接時串聯(lián)電阻的值與電路（驅(qū)動門）輸出阻抗之和等于傳輸線的特性阻抗.串聯(lián)聯(lián)端接線存在著只能在終端運用集總負載和傳輸推遲時刻較長的缺陷.可是，這能夠經(jīng)過運用剩余串聯(lián)端接傳輸線的辦法加以克服。
4．非端接傳輸線
如果線推遲時刻比信號上升時刻短得多，能夠在不用串聯(lián)端接或并聯(lián)端接的情況下運用傳輸線，如果一根非端接線的雙程推遲（信號在傳輸線上往返一次的時刻）比脈沖信號的上升時刻短，那么因為非端接所引起的反沖大約是邏輯擺幅的15％。最大開路線長度近似為：
Lmax＜tr/2tpd
式中：tr為上升時刻
tpd為單位線長的傳輸推遲時刻
5．幾種端接辦法的比較
并聯(lián)端接線和串聯(lián)端接線都各有長處，究竟用哪一種，仍是兩種都用，這要看規(guī)劃者的喜好和體系的要求而定。 并聯(lián)端接線的首要長處是體系速度快和信號在線上傳輸完好無失真。長線上的負載既不會影響驅(qū)動長線的驅(qū)動門的傳輸推遲時刻，又不會影響它的信號邊際速度，但將使信號沿該長線的傳輸推遲時刻增大。在驅(qū)動大扇出時，負載可經(jīng)分支短線沿線散布，而不象串聯(lián)端接中那樣有必要把負載集總在線的終端。
串聯(lián)端接辦法使電路有驅(qū)動幾條平行負載線的才能，串聯(lián)端接線因為容性負載所引起的推遲時刻增量約比相應(yīng)并聯(lián)端接線的大一倍，而短線則因容性負載使邊際速度怠慢和驅(qū)動門推遲時刻增大，可是，串聯(lián)端接線的串擾比并聯(lián)端接線的要小，其首要原因是沿串聯(lián)端接線傳送的信號起伏僅僅是二分之一的邏輯擺幅，因此開關(guān)電流也只要并聯(lián)端接的開關(guān)電流的一半，信號能量小串擾也就小。
做線性直流電源PCB時是選用雙面板仍是多層板，要看最高作業(yè)頻率和電路體系的雜亂程度以及對組裝密度的要求來決議。在時鐘頻率超越200MHZ時最好選用多層板。如果作業(yè)頻率超越350MHz，最好選用以聚四氟乙烯作為介質(zhì)層的印制電路板，因為它的高頻衰耗要小些，寄生電容要小些，傳輸速度要快些，還因為Z0較大而省功耗，對印制電路板的走線有如下準則要求：
（1）一切平行信號線之間要盡量留有較大的距離，以削減串擾。如果有兩條相距較近的信號線，最好在兩線之間走一條接地線，這樣能夠起到屏蔽效果。
（2） 規(guī)劃信號傳輸線時要避免急拐彎，以防傳輸線特性阻抗的突變而發(fā)生反射，要盡量規(guī)劃成具有必定尺度的均勻的圓弧線。
（3）印制線的寬度可依據(jù)上述微帶線和帶狀線的特性阻抗核算公式核算，印制電路板上的微帶線的特性阻抗一般在50～120Ω之間。要想得到大的特性阻抗，線寬有必要做得很窄。但很細的線條又不簡單制造。歸納各種要素考慮，一般挑選68Ω左右的阻抗值比較適宜，因為挑選68Ω的特性阻抗，能夠在推遲時刻和功耗之間到達最佳平衡。一條50Ω的傳輸線將耗費更多的功率；較大的阻抗當然能夠使耗費功率削減，但會使傳輸推遲時刻憎大。因為負線電容會形成傳輸推遲時刻的增大和特性阻抗的下降。但特性阻抗很低的線段單位長度的本征電容比較大，所以傳輸推遲時刻及特性阻抗受負載電容的影響較小。具有恰當端接的傳輸線的一個重要特征是，分枝短線對線推遲時刻應(yīng)沒有什么影響。當Z0為50Ω時。分枝短線的長度有必要約束在2．5cm以內(nèi)．以免呈現(xiàn)很大的振鈴。
（4）關(guān)于雙面板（或六層板中走四層線）．電路板兩面的線要相互筆直，以避免相互感應(yīng)產(chǎn)主串擾。
（5）印制板上若裝有大電流器材，如繼電器、指示燈、喇叭等，它們的地線最好要分隔單獨走，以削減地線上的噪聲，這些大電流器材的地線應(yīng)連到插件板和背板上的一個獨立的地總線上去，并且這些獨立的地線還應(yīng)該與整個體系的接地點相連接。
（6）如果板上有小信號擴大器，則擴大前的弱信號線要遠離強信號線，并且走線要盡可能地短，如有可能還要用地線對其進行屏蔽。
手機掃描二維碼
